Percobaan 2 , Modul 3




1. Jurnal [Kembali]




2. Alat dan Bahan [Kembali]

                                           
a. Panel DL 2203C
b. Panel DL 2203D
c. Panel DL 2203S
d. Jumper

 1.  IC 74LS90

 Gambar 1. IC 74LS90




 
  2. IC 7493

Gambar 2. IC 7493

            


3. Logic Probe
Gambar 3. Logic Probe

4. Switch (SW-SPDT)

Gambar 4. Switch (SW-SPDT)


 5. Power Supply DC

Gambar 5. Power DC
3. Rangkaian Simulasi [Kembali]

    Percobaan 2a

Percobaan 2b
4. Prinsip Kerja Rangkaian [Kembali]
    Pada rangkaian diatas terdapat dua buah IC yang digunakan untuk Menghitung/ menampilkan output urutan state tertentu. Dua buah IC yaitu 74LS90 dan 7493. Masing2 IC (pada kaki Q) akan menghasilkan Output 4 buah bilangan biner.

IC 74LS90 --> counter, desimal 0-9
IC 7493 --> counter, hexa decimal 0-15

Sinyal Clock nantinya akan dihubungkan pada input CKA dan CKB. CKA akan menghasilkan Output Q0 dan CKB menghasilkan keluaran Q1,Q2, Q3. 
Q0 --> LSB
Q3 --> MSB

Terdapat pasangan kaki Reset R0(1,2) dan R9 (1,2) , dikedua kaki tersebut terdapat gerbang AND sehingga utk mengaktifkan kaki resetnya, kita harus menginputkan nilai 1 (jika aktif high) pada pasangan kaki tersebut.  

Jika R0 aktif --> reset menjadi 0000 (desimal = 0)
Jika R9 aktif --> reset menjadi 1001 (desimal = 9)

Pada Percobaan 2a 
 = Untuk Counter nya menghitung secara acak , hal ter sebut terjadi karena Cka dan Ckb merupakan sistem yang mengatur Q0-Q3 dimana 2 sistem menjalankan 4 bit yang karna sistem ini dua jadi tidak sejalan maka dari itu ia akan bertabrakan yang membuat Counter menghitung secara acak

_Pada Percobaan 2v
= Untuk Counter nya menghitung secara urut , hal ter sebut terjadi karena outout dari Cka yaitu Q0 , di umpankan ke Ckb , jadinya Ckb sendiri lah yang mengatur Q0-Q3, karena hanya 1 sistem yang menjalankan 4 bit tidak akan terjadi tabrakan yang mengakibatkan counternya menghitung secara berurutan,

 5. Video Rangkaian [Kembali]


 6. Analisa [Kembali]
1.  Analisa kenapa output percobaan 2a mengcounter tidak beraturan?
Jawab : Karena Cka dan Ckb berjalan secara bersamaan sebagai sistem yang berbeda jadinya 2 sistem mengatur 4 bit

2. Analisa kenapa output percobaan 2b dapat mengcounter beraturan?
Jawab : Karena Q0 di umpan kan ke Ckb jadi hanya 1 sistem yang menjalankan 4 bit

3. Analisa mengapa output pada percobaan 2b pada IC 74LS90 hanya bisa mengcounter sampai  9?
Jawab: 
Karena pada IC tersebut ada pembatas yang membuat kondisi reset yang mana akan mereset ketika mencapai nilai (1001)

4. Analisa kenapa output pada percobaan 2b IC 7493 bisa mencounter sampai 15?
Jawab : Karena pada IC ini tak ada pembatas , jadi karna inputan kita 4 bit maka ia akan menghitung dari 0-15 

 7. Link Download [Kembali]
Download HTML [Klik Disini]
Download Rangkaian Simulasi [Klik Disini]
Download Video Simulasi [Klik Disini]
Download Datasheet 74LS90 [Klik Disini]
Download Datasheet 7493 [Klik Disini]
Download Datasheet SPDT [Klik Disini]
Download Datasheet Logic Probe [Klik Disini]
- Tidak ada komentar:

Percobaan 1 Modul 3




1. Jurnal [Kembali]
    

2. Alat dan Bahan [Kembali]
                                    
a. Panel DL 2203C
b. Panel DL 2203D
c. Panel DL 2203S
d. Jumper

 Bahan 

    1. IC 74LS112
Gambar 3. IC 74LS112

 
2. Logic Probe
Gambar 5. Logic Probe

3. Switch (SW-SPDT)

Gambar 6. Switch (SW-SPDT)


 4. Power Supply DC

Gambar 7. Power DC

5. LED 

3. Rangkaian Simulasi [Kembali]
          

4. Prinsip Kerja Rangkaian [Kembali]

    prinsip kerja rangkaian Multivibrator asingkronus di atas menggunakan 4 buah jk flipflop yang yang jk nya telah terhubung dengan power.  Sebagaimana di ketahui jika multivibrator asinkronus maka untuk 1 inputan clock hanya mempengaruhi flip flop pertama saja , sedangkan flip flop kedua , ketiga , dan seterusnya untuk inputan clocknya berasal dari output Q pada flip flop sebelumnya ( jika ingin membuat kondisi Counter Up ) dan Q' ( Jika ingin membuat kondisi Conter Down ). Karena J dan K terhubung ke power maka ia akan selalu bernilai 1, sehingga input pada jk flipflopnya bersifat toggle sesaui dengan ketentuan Tabel kebenaran,  maka Output toogle pada masing-masing IC akan berubah sesuai aktif pada clock yaitu aktif low atau fall time ( dilihat dari rangkaian IC nya terdapat gerbang inverter pada Clock, maka dari itu ia Fall Time.

pada percobaan  pertama clock inputnya hanya terdapat pada jk flipflop pertama atau pada paling kanan saja sehingga saat clock yang mula mula dari 0 menuju rise time. maka output jk flipflop yang pertama tidak ada perubahan begitu juga pada jk stereusnya.
kemudian saat clock tersebut dalam keadaan fall time maka jk flipflop pertama akan berubah menjadi 1. namun jk flipflop kedua tidak berpengaruh karena jk flipflop kedua bergantung pada output di jk flipflop pertama sehingga terjadi delay time. sehinnga clock ic kedua dalam keadaan rise time sehingga output ic kedua berlogika 0 begitun seterusnya sampai ic ketiga dan keempat mendapat kenaikan atau penurunan dari flipflop. Jika Di amati Timing diagramnya maka untuk Output dari Flip flop pertama akan membentuk pola ( 0101010101010101), lalu unttuk output pada flip flop 2 karena ia clocknya menyesuaikan dengan output Q sebelumnya maka pola untuk flip flop ke dua ialah (0011001100110011), begitu juga dengan flip flop ke tiga dengan pola ( 0000111100001111) dan terakhir karna pada rangkaian hanya memakai 4 flip flop maka untuk inputan clock pada flip flop ke empat ini berasal dari output Q pada Flip Flop ketiga sehingga nantinya akan memebentuk pola berikut jika Counter Up ( 0000000011111111). Pola tersebut benar adanya setelah di buktikan dengan menganalisa rangkaian dalamnya lalu mengilustrasikannya di timing diagram.

 5. Video Rangkaian [Kembali]


 6. Analisa [Kembali]

1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR nya dihubungkan ke ground ketika SR aktif low?
Jawab: 
 Kondisi terlarang

2. Apa yang terjadi jika output Q' di masing-masing flip flop dihubungkan ke input clock flip flop selanjutnya?
Jawab:
Maka akan terbentuk kondisi Counter Down

 7. Link Download [Kembali]
Download HTML [Klik Disini]
Download Video Simulasi [Klik Disini]
Download Datasheet 74LS112 [Klik Disini]
Download Datasheet 7474 [Klik Disini]
Download Datasheet SPDT [Klik Disini]
- Tidak ada komentar:

Tugas pendahuluan 2, modul 3

Percobaan 2 Kondisi 10


1. Kondisi [Kembali]
Percobaan 2 Kondisi 10
         Buatlah rangkaian seperti gambar percobaan 2, ganti probe dengan seven segment dan ubah besar sumber menjadi 5 volt
2. Gambar Rangkaian Simulasi [Kembali]


 3. Video Simulasi [Kembali]



 4. Prinsip Kerja [Kembali]
    1. kondisi 2A: yaitu dimana input cka memiliki output q0, dan input ckb memiliki output q1-q3. di sini ibarat seperti ada 2 buah paket, paket 1 adalah yang cka memiliki output 1 bit dan paket 2 adalah ckb yang memiliki output 3 bit, karena kondisi inilah kenapa proses counting-nya tidak berurutan alias acak. (Ibaratnya sekarang untuk 4 but di urus oleh 2 Ck, yaitu Cka dan Ckb. Dimana karna 4 bit diatur oleh 2 Ck sehingga nantinya akan bertabrakan untuk inputan seven segment , yang mengakibatkan urutan output pada seven segment akan acak.

2. kondisi 2B: disini input ckb dihubungkan lagi ke q0, sehingga q0 sekarang menjadi satu paket dengan q1-q3 (sekarang sudah terhitung 4 bit), oleh karena itu proses counting dapat terjadi secara berurutan. ( Ibaratnya Sekarang untuk 4 Bit di atur oleh 1 Ckb saja, Karna itu nantinya Untuk Seven segement nya akan menghituung secara urut. Nah untuk membuat seven segment menghitung (counter). Untuk membuat Ic dalam keadaan counter maka sw spdt nya di set susai tabel kebenaran yang ada pada rangkaian.

Pada percobaan 2 ini juga memiliki 2 IC, bedanya yang IC 7493 (yang bawah) tidak ada input R9 (set) yang mengakibatkan IC ini bisa meng-counting dari 0-15, sedangkan IC 74LS90 memiliki input R9 yang mengakibatkan ia cuma bisa meng-counting dari 0-9 saja.

5. Link Download [Kembali]
Download HTML [Klik di sini]
Download rangkaian simulasi [Klik di sini]
Download video simulasi [Klik di sini]
Download Datasheet IC7448 [klik disini]
Download Datasheet IC7474 [klik disini]
Download Datasheet switch SPDT [klik di sini]
- Tidak ada komentar:

Tugas Pendahuluan 1 , Modul 3

Tugas Pendahuluan 1


1. Kondisi [Kembali]
    Percobaan 1 Kondisi 10 :
  Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan D flip flop dan output seven segment

2. Gambar Rangkaian Simulasi [Kembali]

Sebelum Di jalankan

Setelah dijalankan


 3. Video Simulasi [Kembali]



    
 4. Prinsip Kerja [Kembali]
        Rangkaian di atas merupakan multivibrator Asinkronus, Multivibrator asingkronus ini prinsip kerjanya untuk clock nya cuman memengaruhi flip flop pertama, sedangkan untuk flip flop ke dua, tiga , an selanjutnya untuk input clocknya merupakan output dari Q' dari flip flop sebelumnya. Pada rangkaian ini D flip flop nya untuk clocknya itu merupakan kategori Rise Time , yang mana nilainya akan berubah ketika inputan dari 0 ke 1. Rangkaian ini merupakan rangkaian Counter Up karena untuk seven segment nya terhubung ke Q, jika ingin membuatnya counter down maka gunakan Q'.
    Untuk seven segment disini kita memakai 4 bit. Dimana untuk bit 1 itu akan menjalankan kondisi , 0101010101010101 dst, dan untuk bit 2 itu akan menjalankan kondisi, 0011001100110011 dst, untuk bit ke 3 itu akan menjalankan kondisi 0000111100001111 dst, dan untuk bit ke 4 ia akan menjalankan kondisi 0000000011111111. Pada seven segment sendiri karena memakai 4 bit maka ia akan menghitung dari 0-15.
pada IC7448 ada beberapa kaki yaitu A,B,C, dan D , yang mana A inputnya dari Logic Probe pertama, B logic probe ke dua, dan seterusnya.

 5. Link Download [Kembali]
Download HTML [Klik di sini]
Download rangkaian simulasi [Klik di sini]
Download video simulasi [Klik di sini]
Download Datasheet IC7448 [klik disini]
Download Datasheet IC7474 [klik disini]
Download Datasheet switch SPDT [klik di sini]
- Tidak ada komentar:

Modul 3 "Counter"







1. Tujuan [Kembali]
1. Merangkai dan menguji operasi logika dari counter asyncronus dan counter syncronous
2. Merangkai dan mengujia aplikasi dari sebuah counter

2. Alat dan Bahan [Kembali]

    1. Panel DL 2203D 
    2. Panel DL 2203C 
    3. Panel DL 2203S
    4. Jumper
3. Dasar Teori [Kembali]
2.3 Dasar Teori
    3.3.1 Counter
Counter adalah sebuah rangkaian sekuensial yang mengeluarkan urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan dengan teknologi digital, biasanya untuk menghitung jumlah kemunculan sebuah o kejadian/event atau untuk menghitung pembangkit waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip- flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous.

a. Counter Asyncronous
Counter Asyncronous disebut juga Ripple Through Counter atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya

b. Counter Syncronous
Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing- masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.
3.5 Prosedur Percobaan
    3.5.1 Percobaan 1 Asyncronous Binary Counter 4 bit dengan 4 J-K flip-flop
1. Rangkai rangkaian seperti gambar dibawah ini
2. Set Switch B0 ke logika 1, Analisa Output yang terjadi, operasi reset dapat dilakukan setiap saat dengan menset Switch B0 ke logika 0. Gambarkan bentuk sinyal CLK terhadap H0,H1,H2 dan H3, dan analisa hasil tersebut

    3.5.2 Percobaan 2 Asynchronous Binary Counter
1. Rangkai rangkaian seperti gambar dibawah ini.
2. Variasikan switch pada rangkaian sesuai dengan kondisi yang ada pada jurnal
3. Cek dan catat output yang terjadi melalui LED ke jurnal
4. Matikan power supply, lepaskan jumper CLK2 yang terhubungan ke sumber clock, kemudian hubungkan QA dengan CLK2 pada masing-masing counter dan ulangi langkah 2 dan 3

    3.5.3 Perconaan 3 Synchronous Binary Counter
1. Rangkaian Synchronous binary counter
2. Variasikan switch pada rangkaian sesuai dengan kondisi yang ada pada jurnal.
3. Cek dan catat output yang terjadi melalui LED ke jurnal
4. Matikan power supply dan rangkai rangkaian seperti gambar berikut dan ulangi perintah 2 dan 3.


- Tidak ada komentar:
Langganan: Komentar (Atom)

Incubator

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Foto Hardware dan Diagram Blok 2. Prosedur Percobaan 3. Rangkaian Simulasi ...

  • Sistem Otomasi Hidroponik Pada Kebun Stroberry
    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan 5. File Download 1. ...
  • 7.8
     7.8 Multiplier [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Komponen 3. Dasar Teori 4. Prinsip Kerja 5. Gambar Ran...
  • Tugas Besar Jamur Tiram Putih
    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan 5. File Download 1. ...