2. Alat dan Bahan
[Kembali]
A) Modul D Lorenzo
a. Panel DL 2203C
b. Panel DL 2203D
c. Panel DL 2203S
d. Jumper
B) Alat yang digunakan saat simulasi di proteus
a. IC 74LS112 (JK filp flop)
 |
b. IC 7474 (D Flip Flop)
 |
c. Power DC (Vcc)
Vcc berfungsi untuk memberikan tegangan kepada input, dimana disini diberikan kepada switch SPDT.
d. Switch (SW-SPDT)
SPDT adalah singkatan dari Single Pole Double Throw. Switch jenis ini dapat menghubungkan dan memutuskan satu sambungan arus listrik pada dua arah sambungan.
e. Logicprobe
Logic Probe adalah logic yang berfungsi sebagai keluaran/display
.png)
.png)
Pada rangkaian di atas terdapat gabungan antara 2 flip flop yaitu rangkaian JK flip flop dan D flip flop dengan inputan berupa switch SPDT dan output menggunakan logicprobe. Switch SPDT tersebut terhubung pada power dan juga ground, dimana kaki yang terhubung pada power mengindikasikan logika 1 dan yang terhubung pada ground mengindikasikan logika 0.
J-K Flip-Flop
Pada rangkaian J-K Flip-Flop di dalamnya terdapat R-S Flip-Flop, hal ini dikarenakan J-K Flip-Flop merupakan pengembangan dari R-S Flip Flop. Pada JK flip flop ini dapat terlihat bahwa pada kaki input R S, terdapat bulatan kecil, yang mana artinya adalah aktif low. Aktif low ini sendiri merupakan kondisi dimana flip-flop akan aktif saat diberikan logika 0 (low).sesuai dengan kondisi yang telah dipilih bahwasannya input masukan pada R berlogika 0 dan S berogika 1, maka R-S Flip-Flop akan aktif karena R-S Flip-Flop bekerja pada aktif low dan mengakibatkan J dan K tidak aktif, maka apapun yang dilakukan pada input J dan K tidak akan mempengaruhi output dari rangkaian tersebut. Dapat terlihat pada output bahwasannya dengan input R=0 dan S=1. Jadi disini yang aktif itu adalah kaki reset, yang mana jika kaki reset aktif, maka akan menghasilkan output pada kaki Q berlogika 0 dan pada kaki Q’ berlogika 1. Dan hal ini sesuai dengan tabel kebenaran RS flip flop. Sesuai dengan Kondisi yang kelompok 25 ambil dimana untuk R dan S nya diberi input 1 , karena untuk mengaktifkan R dan S, harus membuat nilainya 0, maka untuk R dan S akan bersifat netral atau tidak akan mempengaruhi output dari Q dan Q'. Pada Kondisi yang kami ambil dilihat bahwa J mendapat input 0 dan K mendapat input 1, sedangkan untuk clock nya Timer Rise, dimana apabila kondisi J dan K seperti diatas maka dapat di pastikan untuk Output dari Q menjadi kondisi Reset.
D Flip-Flop
Selanjutnya pada rangkaian sebelah kiri yang merupakan rangkaian D Flip-Flop, sesuai dengan kodisi dimana input B5= 1an B6= 1, dan clock nya bersifat rise time dimana akan aktif mengubah output ketika saklar dalam kondisi dari bawah ke atas, nah disini metika kita ingin membuat Q bernilai 1 maka kita harus membuat D bernilai 1 juga karna D merupakan data yang akan menjadi output dari Q , lalu setelah di set ke 1 maka selanjutnya kita akan mentrigger clock nya dengan saklar spdt dari bawah ke atas , nah ketika saklar nya berada di atas barulah output dari Q akan sesuai dengan inputan D tadi.
6. Analisa [Kembali]
.jpeg)
Download HTML[klik disini]
Download video simulasi [klik di sini]
Download Datasheet IC74LS112 [klik disini]
Download Datasheet IC7474 [klik disini]
Download Datasheet switch SPDT [klik di sini]
Download Datasheet logicprobe [klik di sini]
Tidak ada komentar:
Posting Komentar